2026年7月18日，2026世界人工智能大会「重构算力」高端制造专场在上海举办。随着大模型全面走向规模化落地，行业竞争逻辑已经转变，单纯堆叠GPU算力的路线逐渐见顶，全链路系统能效成为产业比拼核心。微纳核芯发起人及首席科学家叶乐现场带来《首创三维存算一体3D-CIM™芯片，开启大模型推理万亿新赛道》主题分享。
7月17日开幕式上，习近平主席指出今年是“十五五”开局之年，将全面实施“人工智能+”行动，依托存算一体等十五五重点攻关技术夯实算力底座，并提出人工智能发展四大方向：坚持开放共赢、强化安全可控、鼓励包容互鉴、倡导和衷共济，同时抛出四大行业时代之问。主席提到，世界人工智能合作组织落地上海，为全球AI协同发展搭建全新平台，也为国内底层芯片企业自主创新、产业协同、国际合作指明清晰方向。
当下端边云协同是行业必然趋势，传统冯・诺依曼架构存在“存储墙”和“功耗墙”双重瓶颈，很难同时兼顾高性能、低功耗、低成本三大需求。叶乐从产业实际痛点出发，为观众拆解3D-CIM™架构的三层核心创新逻辑。
重构算力底层重构算力底层逻辑
以架构创新破解工艺与带宽双重瓶颈
叶乐表示，行业过去习惯依靠先进工艺提升算力，但高端先进工艺供给受限、产能紧张，已经成为国内AI产业发展的现实约束，单纯依赖工艺升级的路径难以为继。当前衡量芯片价值的核心指标不再是峰值算力，而是稳定高效的推理Token输出速度，端侧本地推理在隐私、时延、使用成本上具备天然优势，如何依托成熟国产工艺实现算力能效跃升，是全行业共同难题。
微纳核芯自研全栈3D-CIM™三维存算一体架构，跳出传统二维芯片迭代优化思路，通过晶圆混合键合实现存储、计算单元三维堆叠，大幅缩短数据传输距离，从根源解决带宽不足、搬运功耗过高的核心痛点。在此基础上叠加SRAM存算一体设计，同等工艺下大幅提升算力密度，仅依靠成熟国产工艺就能对标高阶工艺算力表现，大幅降低终端规模化落地门槛，走出一条架构创新换道超车的自研路线。
公司核心创新成果连续六年入选ISSCC国际固态电路会议，持续输出底层原创技术，以长期技术积累夯实自主算力底座，全方位支撑各行各业智能化升级。
牵头RISC-V统一标准
搭建全链路自主软硬件生态
作为中电标协RISC-V存算一体工作组组长单位，微纳核芯牵头打造全球首个RISC-V存算一体标准，开源配套扩展指令集、算子库与适配编译器，打通指令集、编译工具、硬件架构完整自主链路，配套全流程风险监测预警机制，筑牢AI安全底线。
端云双向布局
优先突破高壁垒端侧终端市场
当下AI Agent快速普及，大模型推理成为算力增长核心，契合十五五丰富智能场景、推动AI普惠的目标。3D-CIM™系列芯片适配AI 手机、智能穿戴、边缘算力设备，支持本地离线大模型运行，从源头解决隐私泄露、网络延迟痛点。
本届WAIC标志人工智能产业正式从技术研发期迈入规模化落地新阶段，3D-CIM™三维存算一体技术补齐大模型推理核心硬件短板，为“人工智能+”全行业渗透提供底层支撑。
演讲尾声，叶乐表示，微纳核芯将紧抓“十五五”智能化发展窗口期，持续迭代3D-CIM™架构、完善RV-CIM™产品矩阵，联合国内上下游企业共建自主算力生态；同时保持开放姿态参与全球人工智能产业交流合作，助力全球南方国家提升智能产业能力，以原创底层芯片技术，为构建公正合理的全球人工智能治理体系贡献本土企业力量。